liu.seSök publikationer i DiVA
Ändra sökning
RefereraExporteraLänk till posten
Permanent länk

Direktlänk
Referera
Referensformat
  • apa
  • harvard1
  • ieee
  • modern-language-association-8th-edition
  • vancouver
  • oxford
  • Annat format
Fler format
Språk
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Annat språk
Fler språk
Utmatningsformat
  • html
  • text
  • asciidoc
  • rtf
Implementing FFT-based Digital Channelized Receivers on FPGA Platforms
Universidad Politecnica de Madrid, Madrid, Spain.
Universidad Politecnica de Madrid, Madrid, Spain.
Universidad Politecnica de Madrid, Madrid, Spain.
Universidad Politecnica de Madrid, Madrid, Spain.
2008 (Engelska)Ingår i: IEEE Transactions on Aerospace and Electronic Systems, ISSN 0018-9251, E-ISSN 1557-9603, Vol. 44, nr 4, 1567-1585 s.Artikel i tidskrift (Refereegranskat) Published
Abstract [en]

This paper presents an in-depth study of the implementationand characterization of fast Fourier transform (FFT) pipelinedarchitectures suitable for broadband digital channelized receivers.When implementing the FFT algorithm on field-programmablegate array (FPGA) platforms, the primary goal is to maximizethroughput and minimize area. Feedback and feedforwardarchitectures have been analyzed regarding key designparameters: radix, bitwidth, number of points and stage scaling.Moreover, a simplification of the FFT algorithm, the monobitFFT, has been implemented in order to achieve faster real timeperformance in broadband digital receivers. The influence ofthe hardware implementation on the performance of digitalchannelized receivers has been analyzed in depth, revealinginteresting implementation trade-offs which should be taken intoaccount when designing this kind of signal processing systems onFPGA platforms.

Ort, förlag, år, upplaga, sidor
Institute of Electrical and Electronics Engineers (IEEE), 2008. Vol. 44, nr 4, 1567-1585 s.
Nyckelord [en]
Fast Fourier Transform (FFT), Pipelined Architecture, Very-large-scale integration (VLSI), Channelized Receiver, FPGA
Nationell ämneskategori
Annan elektroteknik och elektronik
Identifikatorer
URN: urn:nbn:se:liu:diva-70359DOI: 10.1109/TAES.2008.4667732OAI: oai:DiVA.org:liu-70359DiVA: diva2:438512
Tillgänglig från: 2011-09-02 Skapad: 2011-09-02 Senast uppdaterad: 2017-05-30Bibliografiskt granskad

Open Access i DiVA

fulltext(1118 kB)42 nedladdningar
Filinformation
Filnamn FULLTEXT01.pdfFilstorlek 1118 kBChecksumma SHA-512
a17913c3287abe766b2db7179533db69684c82c34626676d113e27201f4ee4431b4221aace648803616d2b61866512ac40ae1533e355306c4c24eda0aa73a1f7
Typ fulltextMimetyp application/pdf

Övriga länkar

Förlagets fulltext

Sök vidare i DiVA

Av författaren/redaktören
Garrido, Mario
I samma tidskrift
IEEE Transactions on Aerospace and Electronic Systems
Annan elektroteknik och elektronik

Sök vidare utanför DiVA

GoogleGoogle Scholar
Totalt: 42 nedladdningar
Antalet nedladdningar är summan av nedladdningar för alla fulltexter. Det kan inkludera t.ex tidigare versioner som nu inte längre är tillgängliga.

Altmetricpoäng

Totalt: 276 träffar
RefereraExporteraLänk till posten
Permanent länk

Direktlänk
Referera
Referensformat
  • apa
  • harvard1
  • ieee
  • modern-language-association-8th-edition
  • vancouver
  • oxford
  • Annat format
Fler format
Språk
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Annat språk
Fler språk
Utmatningsformat
  • html
  • text
  • asciidoc
  • rtf