liu.seSök publikationer i DiVA
Ändra sökning
RefereraExporteraLänk till posten
Permanent länk

Direktlänk
Referera
Referensformat
  • apa
  • harvard1
  • ieee
  • modern-language-association-8th-edition
  • vancouver
  • oxford
  • Annat format
Fler format
Språk
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Annat språk
Fler språk
Utmatningsformat
  • html
  • text
  • asciidoc
  • rtf
Implementation of a Radix-4, Parallel Turbo Decoder and Enabling the Multi-Standard Support
Linköpings universitet, Institutionen för systemteknik, Datorteknik. Linköpings universitet, Tekniska högskolan.
Linköpings universitet, Institutionen för systemteknik. Linköpings universitet, Tekniska högskolan.
Linköpings universitet, Institutionen för systemteknik. Linköpings universitet, Tekniska högskolan.
Linköpings universitet, Institutionen för systemteknik. Linköpings universitet, Tekniska högskolan.
Visa övriga samt affilieringar
2012 (Engelska)Ingår i: Journal of Signal Processing Systems, ISSN 1939-8018, E-ISSN 1939-8115, Vol. 66, nr 1, s. 25-41Artikel i tidskrift (Refereegranskat) Published
Abstract [en]

This paper presents a unified, radix-4 implementation of turbo decoder, covering multiple standards such as DVB, WiMAX, 3GPP-LTE and HSPA Evolution. The radix-4, parallel interleaver is the bottleneck while using the same turbo-decoding architecture for multiple standards. This paper covers the issues associated with design of radix-4 parallel interleaver to reach to flexible turbo-decoder architecture. Radix-4, parallel interleaver algorithms and their mapping on to hardware architecture is presented for multi-mode operations. The overheads associated with hardware multiplexing are found to be least significant. Other than flexibility for the turbo decoder implementation, the low silicon cost and low power aspects are also addressed by optimizing the storage scheme for branch metrics and extrinsic information. The proposed unified architecture for radix-4 turbo decoding consumes 0.65 mm(2) area in total in 65 nm CMOS process. With 4 SISO blocks used in parallel and 6 iterations, it can achieve a throughput up to 173.3 Mbps while consuming 570 mW power in total. It provides a good trade-off between silicon cost, power consumption and throughput with silicon efficiency of 0.005 mm(2)/Mbps and energy efficiency of 0.55 nJ/b/iter.

Ort, förlag, år, upplaga, sidor
Springer Verlag (Germany) , 2012. Vol. 66, nr 1, s. 25-41
Nyckelord [en]
Turbo codes, VLSI implementation, Radix-4, Parallel interleaver, Multimode
Nationell ämneskategori
Teknik och teknologier
Identifikatorer
URN: urn:nbn:se:liu:diva-75110DOI: 10.1007/s11265-010-0521-6ISI: 000299530700004OAI: oai:DiVA.org:liu-75110DiVA, id: diva2:504548
Anmärkning
Funding Agencies|European Commission||Ericson AB||Infineon Austria AG||IMEC||Lund University||KU-Leuven||Tillgänglig från: 2012-02-21 Skapad: 2012-02-17 Senast uppdaterad: 2017-12-07

Open Access i DiVA

Fulltext saknas i DiVA

Övriga länkar

Förlagets fulltext

Personposter BETA

Asghar, RizwanWu, DiSaeed, AliLiu, Dake

Sök vidare i DiVA

Av författaren/redaktören
Asghar, RizwanWu, DiSaeed, AliLiu, Dake
Av organisationen
DatorteknikTekniska högskolanInstitutionen för systemteknik
I samma tidskrift
Journal of Signal Processing Systems
Teknik och teknologier

Sök vidare utanför DiVA

GoogleGoogle Scholar

doi
urn-nbn

Altmetricpoäng

doi
urn-nbn
Totalt: 553 träffar
RefereraExporteraLänk till posten
Permanent länk

Direktlänk
Referera
Referensformat
  • apa
  • harvard1
  • ieee
  • modern-language-association-8th-edition
  • vancouver
  • oxford
  • Annat format
Fler format
Språk
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Annat språk
Fler språk
Utmatningsformat
  • html
  • text
  • asciidoc
  • rtf