liu.seSök publikationer i DiVA
Ändra sökning
RefereraExporteraLänk till posten
Permanent länk

Direktlänk
Referera
Referensformat
  • apa
  • ieee
  • modern-language-association-8th-edition
  • vancouver
  • oxford
  • Annat format
Fler format
Språk
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Annat språk
Fler språk
Utmatningsformat
  • html
  • text
  • asciidoc
  • rtf
An Efficient Approach to SoC Wrapper Design, TAM Configuration and Test Scheduling
ESLAB, IDA Linköpings Universitet.
Linköpings universitet, Tekniska högskolan. Linköpings universitet, Institutionen för datavetenskap, ESLAB - Laboratoriet för inbyggda system.
Linköpings universitet, Tekniska högskolan. Linköpings universitet, Institutionen för datavetenskap, ESLAB - Laboratoriet för inbyggda system.
LIRMM Montpellier 2 University.
Visa övriga samt affilieringar
2003 (Engelska)Ingår i: IEEE European Test Workshop 2003 ETW03,2003, Maastricht, The Netherlands: IEEE Computer Society Press , 2003, s. 51-Konferensbidrag, Publicerat paper (Refereegranskat)
Abstract [en]

Test application time and core accessibility are two major issues in System-On-Chip (SOC) testing. The test application time must be minimised, and a test access mechanism (TAM) must be developed to transport test data to and from the cores. In this paper we present an approach to design a test interface (wrapper) at core level taking into account the P1500 restrictions, and to design a TAM architecture and its associated test schedule using a fast and efficient heuristic. A useful and new feature of our approach is that it supports also the testing of interconnections while considering power dissipation, test conflicts and precedence constraints. Another feature of our approach is that the TAM is designed with a central bus architecture, which is a generalisation of the TestBus architecture. The advantages and drawbacks of our approach are discussed, and the proposed architecture and heuristic are validated with experiments.

Ort, förlag, år, upplaga, sidor
Maastricht, The Netherlands: IEEE Computer Society Press , 2003. s. 51-
Nyckelord [en]
test application time, system-on-chip, SOC, wrapper, test access mechanism, TAM, P1500 restrictions, TestBus architecture, test conflicts
Nationell ämneskategori
Datavetenskap (datalogi)
Identifikatorer
URN: urn:nbn:se:liu:diva-23333Lokalt ID: 2764OAI: oai:DiVA.org:liu-23333DiVA, id: diva2:243647
Tillgänglig från: 2009-10-07 Skapad: 2009-10-07 Senast uppdaterad: 2018-01-13

Open Access i DiVA

Fulltext saknas i DiVA

Övriga länkar

http://www.ida.liu.se/labs/eslab/publications/pap/db/etw03_formal.pdf

Personposter BETA

Larsson, ErikPeng, Zebo

Sök vidare i DiVA

Av författaren/redaktören
Larsson, ErikPeng, Zebo
Av organisationen
Tekniska högskolanESLAB - Laboratoriet för inbyggda system
Datavetenskap (datalogi)

Sök vidare utanför DiVA

GoogleGoogle Scholar

urn-nbn

Altmetricpoäng

urn-nbn
Totalt: 118 träffar
RefereraExporteraLänk till posten
Permanent länk

Direktlänk
Referera
Referensformat
  • apa
  • ieee
  • modern-language-association-8th-edition
  • vancouver
  • oxford
  • Annat format
Fler format
Språk
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Annat språk
Fler språk
Utmatningsformat
  • html
  • text
  • asciidoc
  • rtf