liu.seSök publikationer i DiVA
Ändra sökning
RefereraExporteraLänk till posten
Permanent länk

Direktlänk
Referera
Referensformat
  • apa
  • ieee
  • modern-language-association-8th-edition
  • vancouver
  • oxford
  • Annat format
Fler format
Språk
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Annat språk
Fler språk
Utmatningsformat
  • html
  • text
  • asciidoc
  • rtf
Exploiting GPU On-Chip Shared Memory for Accelerating Schedulability Analysis
TU Munich, Germany.
Linköpings universitet, Institutionen för datavetenskap, ESLAB - Laboratoriet för inbyggda system. Linköpings universitet, Tekniska högskolan.
TU Munich, Germany.
Linköpings universitet, Institutionen för datavetenskap, ESLAB - Laboratoriet för inbyggda system. Linköpings universitet, Tekniska högskolan.
Visa övriga samt affilieringar
2010 (Engelska)Ingår i: International Symposium on Electronic System Design (ISED10), Bhubaneswar, India, December 2010., 2010Konferensbidrag, Publicerat paper (Refereegranskat)
Abstract [en]

Embedded electronic devices like mobile phones and automotive control units must perform under strict timing constraints. As such, schedulability analysis constitutes an important phase of the design cycle of these devices. Unfortunately, schedulability analysis for most realistic task models turn out to be computationally intractable (NP-hard). Naturally, in the recent past, different techniques have been proposed to accelerate schedulability analysis algorithms, including parallel computing on Graphics Processing Units (GPUs). However, applying traditional GPU programming methods in this context restricts the effective usage of on-chip memory and in turn imposes limitations on fully exploiting the inherent parallel processing capabilities of GPUs. In this paper, we explore the possibility of accelerating schedulability analysis algorithms on GPUs while exploiting the usage of on-chip memory. Experimental results demonstrate upto 9× speedup of our GPU-based algorithms over the implementations on sequential CPUs.

Ort, förlag, år, upplaga, sidor
2010.
Nationell ämneskategori
Teknik och teknologier
Identifikatorer
URN: urn:nbn:se:liu:diva-59631DOI: 10.1109/ISED.2010.36ISBN: 978-1-4244-8979-4 (tryckt)ISBN: 978-0-7695-4294-2 (tryckt)OAI: oai:DiVA.org:liu-59631DiVA, id: diva2:352784
Konferens
International Symposium on Electronic System Design (ISED10), Bhubaneswar, India, December 2010.
Tillgänglig från: 2010-09-29 Skapad: 2010-09-22 Senast uppdaterad: 2017-02-14Bibliografiskt granskad

Open Access i DiVA

Fulltext saknas i DiVA

Övriga länkar

Förlagets fulltext

Personposter BETA

Bordoloi, Unmesh D.Eles, PetruPeng, Zebo

Sök vidare i DiVA

Av författaren/redaktören
Bordoloi, Unmesh D.Eles, PetruPeng, Zebo
Av organisationen
ESLAB - Laboratoriet för inbyggda systemTekniska högskolan
Teknik och teknologier

Sök vidare utanför DiVA

GoogleGoogle Scholar

doi
isbn
urn-nbn

Altmetricpoäng

doi
isbn
urn-nbn
Totalt: 171 träffar
RefereraExporteraLänk till posten
Permanent länk

Direktlänk
Referera
Referensformat
  • apa
  • ieee
  • modern-language-association-8th-edition
  • vancouver
  • oxford
  • Annat format
Fler format
Språk
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Annat språk
Fler språk
Utmatningsformat
  • html
  • text
  • asciidoc
  • rtf