liu.seSearch for publications in DiVA
Change search
CiteExportLink to record
Permanent link

Direct link
Cite
Citation style
  • apa
  • harvard1
  • ieee
  • modern-language-association-8th-edition
  • vancouver
  • oxford
  • Other style
More styles
Language
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Other locale
More languages
Output format
  • html
  • text
  • asciidoc
  • rtf
Power-efficient time-to-digital converter for all-digital frequency locked loops
Linköping University, Department of Electrical Engineering, Electronics System. Linköping University, The Institute of Technology.
Linköping University, Department of Electrical Engineering, Electronics System. Linköping University, The Institute of Technology.
2015 (English)In: 2015 EUROPEAN CONFERENCE ON CIRCUIT THEORY AND DESIGN (ECCTD), Institute of Electrical and Electronics Engineers (IEEE), 2015, p. 300-303Conference paper, Published paper (Refereed)
Abstract [en]

An 8-bit time-to-digital converter (TDC) for all-digital frequency-locked loops ispresented. The selected architecture uses a Vernier delay line where the commonlyused D flip-flops are replaced with a single enable transistor in the delay elements.This architecture allows for an area efficient and power efficient implementation. Thetarget application for the TDC is an all-digital frequency-locked loop which is alsooverviewed in the paper. A prototype chip has been implemented in a 65 nm CMOSprocess with an active core area of 75μmˆ120μm. The time resolution is 5.7 ps with apower consumption of 1.85 mW measured at 50 MHz sampling frequency.

Place, publisher, year, edition, pages
Institute of Electrical and Electronics Engineers (IEEE), 2015. p. 300-303
National Category
Electrical Engineering, Electronic Engineering, Information Engineering
Identifiers
URN: urn:nbn:se:liu:diva-112589DOI: 10.1109/ECCTD.2015.7300008ISI: 000380498200010ISBN: 978-1-4799-9877-7 (print)OAI: oai:DiVA.org:liu-112589DiVA, id: diva2:768523
Conference
European Conference on Circuit Theory and Design (ECCTD)
Available from: 2014-12-04 Created: 2014-12-04 Last updated: 2019-01-07Bibliographically approved
In thesis
1. Design of Integrated Building Blocks for the Digital/Analog Interface
Open this publication in new window or tab >>Design of Integrated Building Blocks for the Digital/Analog Interface
2015 (English)Doctoral thesis, comprehensive summary (Other academic)
Abstract [en]

The integrated circuit has, since it was invented in the late 1950's, undergone a tremendous development and is today found in virtually all electric equipment. The small feature size and low production cost have made it possible to implement electronics in everyday objects ranging from computers and mobile phones to smart prize tags. Integrated circuits are typically used for data communication, signal processing and data storage. Data is usually stored in digital format but signal processing can be performed both in the digital and in the analog domain. For best performance, the right partition of signal processing between the analog and digital domain must be used. This is made possible by data converters converting data between the domains. A device converting an analog signal into a digital representation is called an analog-to-digital converter (ADC) and a device converting digital data into an analog representation is called a digital-to-analog converter (DAC). In this work we present research results on these data converters and the results are compiled in three different categories. The first contribution is an error correction technique for DACs called dynamic element matching, the second contribution is a power efficient time-to-digital converter architecture and the third is a design methodology for frequency synthesis using digital oscillators.

The accuracy of a data converter, i.e., how accurate data is converted, is often limited by manufacturing errors. One type of error is the so-called matching error and in this work we investigate an error correction technique for DACs called dynamic element matching (DEM). If distortion is limiting the performance of a DAC, the DEM technique increases the accuracy of the DAC by transforming the matching error from being signal dependent, which results in distortion, to become signal independent noise. This noise can then be spectrally shaped or filtered out and hereby increasing the overall resolution of the system. The DEM technique is investigated theoretically and the theory is supported by measurement results from an implemented 14-bit DAC using DEM. From the investigation it is concluded that DEM increases the performance of the DAC when matching errors are dominating but has less effect at conversion speeds when dynamic errors dominate.

The next contribution is a new time-to-digital converter (TDC) architecture. A TDC is effectively an ADC converting a time difference into a digital representation. The proposed architecture allows for smaller and more power efficient data conversion than previously reported and the implemented TDC prototype is smaller and more power efficient as compared to previously published TDCs in the same performance segment.

The third contribution is a design methodology for frequency synthesis using digital oscillators. Digital oscillators generate a sinusoidal output using recursive algorithms. We show that the performance of digital oscillators, in terms of amplitude and frequency stability, to a large extent depends on the start conditions of the oscillators. Further we show that by selecting the proper start condition an oscillator can be forced to repeat the same output sequence over and over again, hence we have a locked oscillator. If the oscillator is locked there is no drift in amplitude or frequency which are common problems for recursive oscillators not using this approach. To find the optimal start conditions a search algorithm has been developed which has been thoroughly tested in simulations. The digital oscillator output is used for test signal generation for a DAC or used to generate tones with high spectral purity using DACs.

Abstract [sv]

Den integrerade kretsen har sedan den uppfanns i slutet av 1950-talet genomgått en enorm utveckling och återfinns idag i princip i all elektronisk utrustning. Den lilla storleken och den låga produktionskostnaden har gjort det möjligt att integrera elektronik i vardagsföremål som datorer och mobiltelefoner och enklare system som till exempel smarta etiketter. Typiska användningsområden för integrerade kretsar är datakommunikation, signalbehandling och datalagring. Data lagras vanligtvis i digitalt format men signalbehandling kan utföras i både den digitala och i den analoga domänen. För att nå bästa prestanda i en krets måste signalbehandlingen delas upp optimalt mellan den digitala och analoga domänen Denna uppdelning möjliggörs med hjälp av dataomvandlare som översätter data mellan de två domänerna. En krets som omvandlar en analog signal till en digital motsvarighet kallas för en analogtill-digital-omvandlare och en krets som ovandlar digitalt data till en analog signal kallas för en digital-till-analog-omvandlare. Denna doktorsavhandling innehåller resultat från forskning gjord på dessa dataomvandlare och resultaten är sammanfattade i tre huvudkategorier. Det första bidraget är en felkorrigeringsmetod för digitaltill-analog-omvandlare, det andra bidraget är en kretsarkitektur för en energieffektiv tid-till-digital-omvandlare och det tredje bidraget är en konstruktionsmetodik för frekvenssyntes med hjälp av digitala svängningskretsar.

Noggrannheten hos en dataomvandlare, med andra ord hur noggrannt dataomvandlaren kan omvandla data mellan de två domänerna, begränsas ofta av de fel som uppstår vid tillverkningen av den integrerade kretsen. En typ av fel som uppstår är att dataomvandlarens jämförelsenivåer inte blir lika stora. I frekvensdomänen kommer denna typ av fel resultera i icke önskade harmoniska frekvenser (distorsion) som begränsar dataomvandlarens noggrannhet. Om distorsion, som uppkommer då ett fel beror på dataomvandlarens insignal, begränsar dataomvandlarens prestanda kan den föreslagna felkorrigeringsmetoden omvandla distortionen till brus genom att göra felet oberoende av insignalen. Det resulterande bruset kan sedan formas spektralt eller filteras bort och därmed öka systemets totala prestanda. Den föreslagna korrigeringsmetiden har undersökts teoretiskt och denna teori har sedan verifierats med mätresultat från en kretsimplementation av en 14-bitars digital-till-analog-omvandlare som använder den föreslagna felkorrigeringsmetoden. Mätresultaten visar att metod en höjer prestandan hos dataomvandlaren för låga insignalfrekvenser då det är felen i jämförelsenivåerna som begränsar prestandan. Vid högre insignalfrekvenser är metoden mindre effektiv då andra dynamiska felkällor hos dataomvandlaren istället begränsar noggranheten.

Nästa bidrag är en kretsarkitektur till en tid-till-digital-omvandlare. En tid-tilldigital-omvandlare är en särskild sorts analog-till-digital-omvandlare som omvandlar tidsskillanden mellan två signaler till en digital representation. Mätresultat från en kretsprototyp visar att den föreslagna kretsarkitekturen är både mindre och mer energieffektiv än tidigare publicerade kretslösningar.

Det tredje bidraget är en konstruktionsmetodik för frekvenssyntes med hjälp av digitala svängningskretsar (oscillatorer). De digitala oscillatorerna genererar en sinusformad utsignal med hjälp av rekursiva algoritmer. Vi visar att prestandan hos digitala oscillatorer, mätt i termer av amplitud- och frekvensstabilitet, till stor utsträckning beror av starttillstånden hos oscillatorerna. Vi visar också att en del starttillstånd tvingar en oscillator att upprepa samma utsignalssekvens om och om igen, vi har då fått vad vi kallar en låst oscillator. Om oscillatorn har låst finns det inte längre någon drift i amplitud eller frekvens vilka är vanliga problem för rekursiva oscillatorer som inte använder denna metod. För att hitta de op timala startvillkoren för oscillatorerna har en sökalgoritm utvecklats. Denna algoritm har testats noggrannt i datorsimuleringar. En digital oscillator är lämplig att användas för testsignalgenerering för digital-tillanalog-omvandlare där kraven på amplitud- och frekvensstabila testsignaler är höga.

Place, publisher, year, edition, pages
Linköping: Linköping University Electronic Press, 2015. p. 100
Series
Linköping Studies in Science and Technology. Dissertations, ISSN 0345-7524 ; 1638
National Category
Electrical Engineering, Electronic Engineering, Information Engineering
Identifiers
urn:nbn:se:liu:diva-112215 (URN)10.3384/diss.diva-112215 (DOI)978-91-7519-163-8 (ISBN)
Public defence
2015-01-16, Visionen, Hus B, Campus Valla, Linköpings universitet, Linköping, 10:15 (English)
Opponent
Supervisors
Available from: 2014-12-04 Created: 2014-11-18 Last updated: 2018-11-08Bibliographically approved
2. All-Digital PWM Transmitters
Open this publication in new window or tab >>All-Digital PWM Transmitters
2019 (English)Doctoral thesis, comprehensive summary (Other academic)
Abstract [en]

Electronic devices with wireless connectivity are fast becoming a part of daily life. According to some estimates, in the next five years, 10 billion new devices with internet connectivity would be produced. To lower the costs and extend the battery life of electronic circuits, there is an increased interest in using lowcost, low-power CMOS circuits. By taking advantage of the higher integration capabilities of modern CMOS, the analog, digital, and radio circuits can be integrated on a single die, typically called a radio-frequency system-on-chip (RF-SoC).

In an RF-SoC, most of the power is usually consumed by the radio circuits, especially the power amplifier (PA). Hence, to take advantage of the improved switching capability of transistors in modern CMOS, the use of switch-mode PAs (SMPAs) is becoming more popular. SMPAs exhibit a much higher efficiency as compared to their linear counterparts and can be easily integrated with the digital baseband circuits.

To satisfy the demand for higher data throughput, modern wireless standards like LTE and IEEE 802.11 generate envelope-varying signals using advanced modulation schemes like M-QAM and OFDM. Among several other techniques, pulse-width modulation (PWM) allows for the amplification of the envelopevarying signals using SMPAs.

The first part of this thesis explores techniques to improve the spectral performance of PWM-based transmitters. The proposed transmitters are fully digital, and the entire signal chain up to the PA can be implemented using the digital design flow, which is especially beneficial in sub-micron CMOS processes with low voltage headroom. A new transmitter is proposed that compensates for the aliasing distortion in polar PWM transmitters by using outphasing. The transmitter exhibits an improvement of up to 9 dB in dynamic range for a 1.4 MHz LTE uplink signal. The idea is extended to compensate for both image and aliasing distortions in all-digital implementations of polar PWM transmitters. By using a field programmable gate array (FPGA) and Class-D SMPAs, the proposed transmitter shows an improvement of up to 6.9 dBc in the adjacent channel leakage ratio (ACLR) and 10% in the error vector magnitude (EVM) for a 20 MHz LTE uplink signal. The proposed transmitter is fully programmable and can be easily adapted for multi-band and multi-standard transmission.

To enhance the phase linearity of all-digital PWM transmitters, a new transmitter architecture based on outphasing is presented. The proposed transmitter uses outphasing to improve the phase resolution and exhibits an improvement of 2.8 dBc and 3.3% in ACLR and EVM, respectively.

The difference between the polar and quadrature implementations of RFPWM based transmitters is explored. By using mathematical derivations and simulations, it is shown that the polar implementation outperforms the quadrature implementation due to the lower quantization noise. An RF-PWM based transmitter that eliminates both image and aliasing distortions is presented. The proposed transmitter has an all-digital implementation, uses a single SMPA, and eliminates the need for a power combiner resulting in a more compact design. For a 1.4 MHz LTE uplink signal, the proposed transmitter exhibits an improvement of up to 11.3 dBc in ACLR.

The second part of this work focuses on the design of all-digital area-efficient architectures of time-to-digital converters (TDCs). A TDC is essentially a stopwatch with a pico-second resolution and can be used to accurately quantify the pulse width and position of PWM signals.

A Vernier delay line-based TDC is presented that replaces the conventionally used sampling D flip-flops by a single transistor. This resulting implementation does not suffer from blackout time associated with D flip-flops allowing for a more compact design. The proposed TDC achieves a time resolution of 5.7 ps, and consumes 1.85 mW of power while operating at 50 MS/s.

A modified switching scheme to reduce the power consumed by the thermometerto- binary encoder used in the TDCs is presented. By taking advantage of the operating nature of the TDCs, the proposed switching scheme reduces the power consumption by up to 40% for a 256-bit encoder.

Abstract [sv]

Trådlös elektronik har snabbt blivit en del av vår vardag. Enligt uppskattningar kommer tio miljarder nya enheter anslutas till internet de närmaste fem åren. För billig och strömsnål elektronik vill man gärna använda CMOS-kretsar. Genom att utnyttja den höga integrationsförmågan med CMOS kan digitala, analoga och radiokretsar läggas samman på ett enda chip, kallat ett RF-SoC (Radio Frequency System-on-Chip).

Den största energiförbrukningen i ett RF-SoC är oftast i radiokretsarna, speciellt i sändarförstärkaren. Genom att utnyttja de allt snabbare CMOStransistorerna kan switchade förstärkare användas. Dessa har mycket mindre energiförluster jämfört med sina linjära motsvarigheter och kan enkelt integreras med digitala elektronik i en CMOS-krets.

För att tillgodose efterfrågan på högre dataöverföring används i modern trådlös datakommunikation signaler med varierande amplitud och fas samt hög bandbredd. Om vi skall kunna använda switchade förstärkare med sådana signaler, måste sändarnas arkitektur anpassas. Pulsbreddsmodulering (PWM) är en teknik som möjliggör detta.

Den första delen av denna avhandling undersöker tekniker för att förbättra spektralprestandan hos PWM-baserade sändare. De föreslagna sändarna kan konstrueras med helt digitala kretsblock fram till sändarförstärkaren.

En ny sändararkitektur som kompenserar för spegelförvrängning i polära PWM-sändare genom att använda utfasning (en klassisk teknik i äldre förstärkare) har studerats. Arkitekturen har förbättras för att kompensera för olika typer av förvrängningar av signalen som ofta uppkommer i konventionella digitala polära PWM-sändare. Genom att använda en Field-Programmable Gate Array (FPGA, ’på-plats-programmerbar grindmatris’) och switchade klass Dförstärkare, har viktiga sändarparametrar i den föreslagna sändaren förbättrats. Sändaren är helt programmerbar och kan enkelt anpassas för multiband- och multistandard-sändning.

För att förbättra faslinjäriteten hos digitala PWM-sändare presenteras en ny sändararkitektur baserad på utfasning i avhandlingen.

Skillnaden mellan polära och kvadraturimplementeringar av RF-PWMbaserade sändare har undersökts. Genom matematiska härledningar och simuleringar visar det sig att den polära implementeringen är bättre än kvadraturimplementering på grund av det lägre kvantiseringsbruset. En RF-PWM-baserad sändare som eliminerar både spegelförvrängningar och vikningsdistorsion presenteras. Den föreslagna sändaren är helt digital, använder en enda switchad förstärkare och kan konstrueras utan den annars nödvändiga effektkombineraren, vilket resulterar i en mer kompakt konstruktion.

Den andra delen av detta avhandlingsarbetet är inriktat på utformningen av helt digitala yteffektiva arkitekturer av tid-till-digital-omvandlare (time-to-digital converter, TDC). En TDC är i huvudsak ett stoppur med picosekundsupplösning och kan användas för att exakt kvantifiera pulsbredd och position för PWMsignaler.

En Vernier-fördröjningsbaserad TDC presenteras som ersätter de samplade D-vippor som brukar användas i sådana kretsar med en enda transistor. Den föreslagna kretsen lider inte av dödtider som kretsar baserade på D-vippor gör, vilket möjliggör en mer kompakt design.

Ett modifierat växlingsschema för att reducera effektförbrukningen i termometertill- binär-kodare som används i TDC:er föreslås. Genom att utnyttja TDC:ns karakteristiska beteende kan strömförbrukningen minskas med upp till 40% för en 256-bitars kodare.  

Place, publisher, year, edition, pages
Linköping: Linköping University Electronic Press, 2019. p. 72
Series
Linköping Studies in Science and Technology. Dissertations, ISSN 0345-7524 ; 1972
National Category
Electrical Engineering, Electronic Engineering, Information Engineering
Identifiers
urn:nbn:se:liu:diva-153729 (URN)10.3384/diss.diva-153729 (DOI)9789176851531 (ISBN)
Public defence
2019-01-31, John von Neumann, B-huset, Campus Valla, Linköping, 13:15 (English)
Opponent
Supervisors
Note

In the printed version the series name Linköping Studies in Science and Technology Thesis is incorrect. The correct series name is Linköping Studies in Science and Technology Dissertation. The series name has been corrected in the electronic version.

In the electronic version has some missing names been added in the Acknowledgement.

Available from: 2019-01-07 Created: 2019-01-07 Last updated: 2019-01-15Bibliographically approved

Open Access in DiVA

No full text in DiVA

Other links

Publisher's full text

Authority records BETA

Andersson, NiklasVesterbacka, Mark

Search in DiVA

By author/editor
Andersson, NiklasVesterbacka, Mark
By organisation
Electronics SystemThe Institute of Technology
Electrical Engineering, Electronic Engineering, Information Engineering

Search outside of DiVA

GoogleGoogle Scholar

doi
isbn
urn-nbn

Altmetric score

doi
isbn
urn-nbn
Total: 179 hits
CiteExportLink to record
Permanent link

Direct link
Cite
Citation style
  • apa
  • harvard1
  • ieee
  • modern-language-association-8th-edition
  • vancouver
  • oxford
  • Other style
More styles
Language
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Other locale
More languages
Output format
  • html
  • text
  • asciidoc
  • rtf