liu.seSearch for publications in DiVA
Change search
CiteExportLink to record
Permanent link

Direct link
Cite
Citation style
  • apa
  • harvard1
  • ieee
  • modern-language-association-8th-edition
  • vancouver
  • oxford
  • Other style
More styles
Language
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Other locale
More languages
Output format
  • html
  • text
  • asciidoc
  • rtf
Modeling and Characterization of an All-Digital Phase-Locked Loop
Linköping University, Department of Science and Technology.
Linköping University, Department of Science and Technology.
2010 (English)Independent thesis Advanced level (degree of Master (Two Years)), 20 credits / 30 HE creditsStudent thesis
Abstract [en]

The thesis "Modeling and Characterization of an All-Digital PLL" aims to create a behavioral model of an All-Digital Phase-Locked-Loop (ADPLL). The model should be able to perform accurate and time-effective simulations. Based on the model, a sub-block requirement will be presented as decision basis for test chip manufacturing.

The wireless communications industry has grown tremendously in the recent years, leading to strong demand for smaller, faster, better and less power consuming circuits. Digital circuits have better properties in these aspects, which have resulted in great interest for more digitally intensive circuits. Since frequency synthesis is an essential part of any wireless system an all digital PLL is very attractive.

Traditional simulation tools are unable to simulate a complex system like an ADPLL. Since production costs are high and it is necessary to verify the integrity of the design and the circuit behavior before first prototype, an alternative solution is needed. One solution is to use an event-driven simulation technique that only focus on the events that occur at each clock flank. The difficulty lies in creating a realistic model of behavior.

The project has focused on meeting the phase noise requirements imposed on a WCDMA / HSDPA application. The event-driven model is implemented in Matlab because of its high flexibility during development, and large variety of analytical tools. The proposed model is based on a previously published model that has been evolved in ways that were interesting for the project. The model’s construction and accuracy have been verified against the appropriate theory. By constructing a comprehensible user interface around the model, it is convenient to examine how different parameters affect system performance.

The simulation results of the model establish how the different parameters affect the phase noise spectrum of the ADPLL. The TDC architecture has big influence on the phase noise and it is of big importance to use high precision in the entire system to prevent an increased in-band noise level.

A time-effective simulation tool has successfully been constructed and a sub-block requirement specification has been presented.

Abstract [sv]

Examensarbetet “Modeling and Characterization of an All-Digital PLL” har som syfte att skapa en beteendemodell av en All-Digital Phase-Locked-Loop (ADPLL). Modellen ska kunna generera noggranna och tidseffektiva simuleringar. Utifrån modellen ska sedan en kravspecifikation för de olika delblocken skapas för att utgöra ett beslutsunderlag för eventuell tillverkning av testchip.

Bakgrunden till projektet är att den trådlösa kommunikationsindustrin under de senaste åren har vuxit enormt vilket lett till stor efterfrågan på mindre, snabbare, bättre och energisnålare kretsar. Digitala kretsar har bättre egenskaper i dessa avseenden vilket resulterat i ett stort intresse för kretsar av denna typ. Eftersom frekvenssyntetiseringen utgör en central del i alla trådlösa system är en helt digital PLL mycket attraktiv.

Traditionella simuleringsverktyg har inte möjlighet att simulera ett så komplext system som en ADPLL. Då tillverkningskostnaderna är höga och det är nödvändigt att kontrollera designens egenskaper och uppförande innan första prototyp, är det ett måste att finna alternativa lösningar. En lösning är då att använda en händelsestyrd simuleringsteknik som endast fokuserar på de händelser som sker vid respektive klockflank. Svårigheten ligger i att skapa en realistisk beteendemodell.

Projektet har fokuserat på att klara de krav på fasbrus som ställs på en WCDMA/HSDPA applikation. Den händelsestyrda modellen har skapats i Matlab på grund av dess stora flexibilitet under utveckling samt stora flora av analysverktyg. Den föreslagna modellen utgår från en tidigare publicerad modell som har utvecklats i de avseenden som varit intressanta för projektet. Modellens uppförande och noggrannhet har kunnat verifieras mot adekvat teori. Ett överskådligt användargränssnitt runt modellen möjliggör undersökning av olika parametrars påverkan på systemets prestanda.

Simuleringsresultaten av modellen fastställer hur olika parametrar påverkar ADPLL fasbruset. TDC-arkiteturen har stor påverkan på fasbruset och det är viktigt att använda hög upplösning på hela systemet för att förhindra att ”in-band” brusnivån ökar.

Med gott resultat har ett tidseffektivt simuleringsverktyg skapats och en kravspecifikation för de olika delblocken har presenterats.

Place, publisher, year, edition, pages
2010. , 81 p.
National Category
Other Electrical Engineering, Electronic Engineering, Information Engineering
Identifiers
URN: urn:nbn:se:liu:diva-54441ISRN: LiU-ITN-TEK-A—10/009—SEOAI: oai:DiVA.org:liu-54441DiVA: diva2:303870
Presentation
(English)
Uppsok
Technology
Available from: 2010-06-02 Created: 2010-03-16 Last updated: 2010-06-02Bibliographically approved

Open Access in DiVA

Modeling and Characterization of an All-Digital Phase-Locked Loop(4805 kB)3788 downloads
File information
File name FULLTEXT02.pdfFile size 4805 kBChecksum SHA-512
87c9503740f6bdff52c82457c4dc868ba4c7d1936125a8bad79880b73b2e5b47f112fb935c82c5cf142dc2930469a94b4206838ad191c6e918db8503953ed10c
Type fulltextMimetype application/pdf

Search in DiVA

By author/editor
Johnson, AlfredAndersson, Fredrik
By organisation
Department of Science and Technology
Other Electrical Engineering, Electronic Engineering, Information Engineering

Search outside of DiVA

GoogleGoogle Scholar
Total: 3789 downloads
The number of downloads is the sum of all downloads of full texts. It may include eg previous versions that are now no longer available

urn-nbn

Altmetric score

urn-nbn
Total: 1864 hits
CiteExportLink to record
Permanent link

Direct link
Cite
Citation style
  • apa
  • harvard1
  • ieee
  • modern-language-association-8th-edition
  • vancouver
  • oxford
  • Other style
More styles
Language
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Other locale
More languages
Output format
  • html
  • text
  • asciidoc
  • rtf