liu.seSök publikationer i DiVA
Ändra sökning
Avgränsa sökresultatet
1 - 12 av 12
RefereraExporteraLänk till träfflistan
Permanent länk
Referera
Referensformat
  • apa
  • harvard1
  • ieee
  • modern-language-association-8th-edition
  • vancouver
  • oxford
  • Annat format
Fler format
Språk
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Annat språk
Fler språk
Utmatningsformat
  • html
  • text
  • asciidoc
  • rtf
Träffar per sida
  • 5
  • 10
  • 20
  • 50
  • 100
  • 250
Sortering
  • Standard (Relevans)
  • Författare A-Ö
  • Författare Ö-A
  • Titel A-Ö
  • Titel Ö-A
  • Publikationstyp A-Ö
  • Publikationstyp Ö-A
  • Äldst först
  • Nyast först
  • Skapad (Äldst först)
  • Skapad (Nyast först)
  • Senast uppdaterad (Äldst först)
  • Senast uppdaterad (Nyast först)
  • Disputationsdatum (tidigaste först)
  • Disputationsdatum (senaste först)
  • Standard (Relevans)
  • Författare A-Ö
  • Författare Ö-A
  • Titel A-Ö
  • Titel Ö-A
  • Publikationstyp A-Ö
  • Publikationstyp Ö-A
  • Äldst först
  • Nyast först
  • Skapad (Äldst först)
  • Skapad (Nyast först)
  • Senast uppdaterad (Äldst först)
  • Senast uppdaterad (Nyast först)
  • Disputationsdatum (tidigaste först)
  • Disputationsdatum (senaste först)
Markera
Maxantalet träffar du kan exportera från sökgränssnittet är 250. Vid större uttag använd dig av utsökningar.
  • 1.
    Andersson, Niklas
    Linköpings universitet, Institutionen för systemteknik, Elektroniksystem. Linköpings universitet, Tekniska högskolan.
    Design of Integrated Building Blocks for the Digital/Analog Interface2015Doktorsavhandling, sammanläggning (Övrigt vetenskapligt)
    Abstract [sv]

    Den integrerade kretsen har sedan den uppfanns i slutet av 1950-talet genomgått en enorm utveckling och återfinns idag i princip i all elektronisk utrustning. Den lilla storleken och den låga produktionskostnaden har gjort det möjligt att integrera elektronik i vardagsföremål som datorer och mobiltelefoner och enklare system som till exempel smarta etiketter. Typiska användningsområden för integrerade kretsar är datakommunikation, signalbehandling och datalagring. Data lagras vanligtvis i digitalt format men signalbehandling kan utföras i både den digitala och i den analoga domänen. För att nå bästa prestanda i en krets måste signalbehandlingen delas upp optimalt mellan den digitala och analoga domänen Denna uppdelning möjliggörs med hjälp av dataomvandlare som översätter data mellan de två domänerna. En krets som omvandlar en analog signal till en digital motsvarighet kallas för en analogtill-digital-omvandlare och en krets som ovandlar digitalt data till en analog signal kallas för en digital-till-analog-omvandlare. Denna doktorsavhandling innehåller resultat från forskning gjord på dessa dataomvandlare och resultaten är sammanfattade i tre huvudkategorier. Det första bidraget är en felkorrigeringsmetod för digitaltill-analog-omvandlare, det andra bidraget är en kretsarkitektur för en energieffektiv tid-till-digital-omvandlare och det tredje bidraget är en konstruktionsmetodik för frekvenssyntes med hjälp av digitala svängningskretsar.

    Noggrannheten hos en dataomvandlare, med andra ord hur noggrannt dataomvandlaren kan omvandla data mellan de två domänerna, begränsas ofta av de fel som uppstår vid tillverkningen av den integrerade kretsen. En typ av fel som uppstår är att dataomvandlarens jämförelsenivåer inte blir lika stora. I frekvensdomänen kommer denna typ av fel resultera i icke önskade harmoniska frekvenser (distorsion) som begränsar dataomvandlarens noggrannhet. Om distorsion, som uppkommer då ett fel beror på dataomvandlarens insignal, begränsar dataomvandlarens prestanda kan den föreslagna felkorrigeringsmetoden omvandla distortionen till brus genom att göra felet oberoende av insignalen. Det resulterande bruset kan sedan formas spektralt eller filteras bort och därmed öka systemets totala prestanda. Den föreslagna korrigeringsmetiden har undersökts teoretiskt och denna teori har sedan verifierats med mätresultat från en kretsimplementation av en 14-bitars digital-till-analog-omvandlare som använder den föreslagna felkorrigeringsmetoden. Mätresultaten visar att metod en höjer prestandan hos dataomvandlaren för låga insignalfrekvenser då det är felen i jämförelsenivåerna som begränsar prestandan. Vid högre insignalfrekvenser är metoden mindre effektiv då andra dynamiska felkällor hos dataomvandlaren istället begränsar noggranheten.

    Nästa bidrag är en kretsarkitektur till en tid-till-digital-omvandlare. En tid-tilldigital-omvandlare är en särskild sorts analog-till-digital-omvandlare som omvandlar tidsskillanden mellan två signaler till en digital representation. Mätresultat från en kretsprototyp visar att den föreslagna kretsarkitekturen är både mindre och mer energieffektiv än tidigare publicerade kretslösningar.

    Det tredje bidraget är en konstruktionsmetodik för frekvenssyntes med hjälp av digitala svängningskretsar (oscillatorer). De digitala oscillatorerna genererar en sinusformad utsignal med hjälp av rekursiva algoritmer. Vi visar att prestandan hos digitala oscillatorer, mätt i termer av amplitud- och frekvensstabilitet, till stor utsträckning beror av starttillstånden hos oscillatorerna. Vi visar också att en del starttillstånd tvingar en oscillator att upprepa samma utsignalssekvens om och om igen, vi har då fått vad vi kallar en låst oscillator. Om oscillatorn har låst finns det inte längre någon drift i amplitud eller frekvens vilka är vanliga problem för rekursiva oscillatorer som inte använder denna metod. För att hitta de op timala startvillkoren för oscillatorerna har en sökalgoritm utvecklats. Denna algoritm har testats noggrannt i datorsimuleringar. En digital oscillator är lämplig att användas för testsignalgenerering för digital-tillanalog-omvandlare där kraven på amplitud- och frekvensstabila testsignaler är höga.

    Delarbeten
    1. A comparison of dynamic element matching in DACs
    Öppna denna publikation i ny flik eller fönster >>A comparison of dynamic element matching in DACs
    1999 (Engelska)Ingår i: Proceedings '99 : Oslo, Norway, 8-9 November 1999 / [ed] Trond Sæther, 1999, s. 385-390Konferensbidrag, Publicerat paper (Övrigt vetenskapligt)
    Abstract [en]

    In the field of dynamic element matching, DEM, techniques, some "new" important theoretical results have been presented during the last decade. However, no comparison between these different DEM techniques (FRDEM, PRDEM, NSDEM) used in wideband digital-to-analog converters, DACs, has been reported. A brief review of different DEM techniques and a comparison between their properties in terms of complexity, etc., are presented in this paper together with simulation results showing the impact of using different DEM techniques.

    Nationell ämneskategori
    Elektroteknik och elektronik
    Identifikatorer
    urn:nbn:se:liu:diva-112582 (URN)8798263722 (ISBN)
    Konferens
    The 17th NORCHIP Conference, November 8-9, Oslo, Norway
    Tillgänglig från: 2014-12-04 Skapad: 2014-12-04 Senast uppdaterad: 2018-11-08Bibliografiskt granskad
    2. A strategy for implementing dynamic element matching in current-steering DACs
    Öppna denna publikation i ny flik eller fönster >>A strategy for implementing dynamic element matching in current-steering DACs
    2000 (Engelska)Ingår i: Mixed-Signal Design, 2000. SSMSD. 2000 Southwest Symposium on, IEEE , 2000, s. 51-56Konferensbidrag, Publicerat paper (Övrigt vetenskapligt)
    Abstract [en]

    Interesting comparisons of dynamic element matching (DEM) techniques, have been presented during the last decade. However, not many chip implementations of these DEM techniques have been presented so far. A brief review of different DEM techniques are presented in this paper together with a strategy for implementing the partial randomization DEM, PRDEM, technique in a 3.3 V supply, 14 bit CMOS current-steering wideband digital-to-analog converter (DAC)

    Ort, förlag, år, upplaga, sidor
    IEEE, 2000
    Nyckelord
    0.35 micron;11 MHz;14 bit;3.3 V;88 MHz;CMOS wideband DAC;current-steering DACs;dynamic element matching;partial randomization technique;wideband digital-to-analog converter;CMOS integrated circuits;digital-analogue conversion;
    Nationell ämneskategori
    Annan elektroteknik och elektronik
    Identifikatorer
    urn:nbn:se:liu:diva-70637 (URN)10.1109/SSMSD.2000.836445 (DOI)0-7803-5975-5 (ISBN)
    Konferens
    SSMSD 2000, 27 - 29 Feb. 2000, San Diego, CA , USA
    Tillgänglig från: 2011-09-14 Skapad: 2011-09-14 Senast uppdaterad: 2018-11-08
    3. Models and Implementation of a Dynamic Element Matching DAC
    Öppna denna publikation i ny flik eller fönster >>Models and Implementation of a Dynamic Element Matching DAC
    2003 (Engelska)Ingår i: Analog Integrated Circuits and Signal Processing, ISSN 0925-1030, E-ISSN 1573-1979, Vol. 34, nr 1, s. 7-16Artikel i tidskrift (Refereegranskat) Published
    Abstract [en]

    The dynamic element matching (DEM) techniques for digital-to-analog converters (DACs) has been suggested as a promising method to improve matching between the DAC''s reference levels. However, no work has so far taken the dynamic effects that limit the performance for higher frequenciesinto account. In this paper we present a model describing the dynamic properties of a DEM DAC and compare the simulated results with measurements of a 14-bit current-steering DEM DAC implemented in a 0.35-μm CMOS process. The measured data agrees well with the results predicted by the used model. It is also shown that the DEM technique does not necessarily increase the performance of a DAC when dynamic errors are dominating the achievable performance.

    Ort, förlag, år, upplaga, sidor
    Netherlands: Springer, 2003
    Nyckelord
    DAC, DEM, CMOS, matching, current-steering
    Nationell ämneskategori
    Annan elektroteknik och elektronik
    Identifikatorer
    urn:nbn:se:liu:diva-21845 (URN)10.1023/A:1020331415597 (DOI)
    Tillgänglig från: 2009-10-06 Skapad: 2009-10-06 Senast uppdaterad: 2017-12-13
    4. A Vernier Time-to-Digital Converter With Delay Latch Chain Architecture
    Öppna denna publikation i ny flik eller fönster >>A Vernier Time-to-Digital Converter With Delay Latch Chain Architecture
    2014 (Engelska)Ingår i: IEEE Transactions on Circuits and Systems - II - Express Briefs, ISSN 1549-7747, E-ISSN 1558-3791, Vol. 61, nr 10, s. 773-777Artikel i tidskrift (Refereegranskat) Published
    Abstract [en]

    A new Vernier time-to-digital converter (TDC) architecture using a delay line and a chain of delay latches is proposed. The delay latches replace the functionality of one delay chain and the sample register commonly found in Vernier converters, hereby enabling power and hardware efficiency improvements. The delay latches can be implemented using either standard or full custom cells, allowing the architecture to be implemented in field-programmable gate arrays, digital synthesized application-specific integrated circuits, or in full custom design flows. To demonstrate the proposed concept, a 7-bit Vernier TDC has been implemented in a standard 65-nm CMOS process with an active core size of 33 mu m x 120 mu m. The time resolution is 5.7 ps with a power consumption of 1.75 mW measured at a conversion rate of 100 MS/s.

    Ort, förlag, år, upplaga, sidor
    Institute of Electrical and Electronics Engineers (IEEE), 2014
    Nyckelord
    CMOS; delay latch; time-to-digital converter (TDC); Vernier
    Nationell ämneskategori
    Elektroteknik och elektronik
    Identifikatorer
    urn:nbn:se:liu:diva-112180 (URN)10.1109/TCSII.2014.2345289 (DOI)000343320500009 ()
    Tillgänglig från: 2014-11-18 Skapad: 2014-11-18 Senast uppdaterad: 2017-12-05
    5. Power-efficient time-to-digital converter for all-digital frequency locked loops
    Öppna denna publikation i ny flik eller fönster >>Power-efficient time-to-digital converter for all-digital frequency locked loops
    2015 (Engelska)Ingår i: 2015 EUROPEAN CONFERENCE ON CIRCUIT THEORY AND DESIGN (ECCTD), Institute of Electrical and Electronics Engineers (IEEE), 2015, s. 300-303Konferensbidrag, Publicerat paper (Refereegranskat)
    Abstract [en]

    An 8-bit time-to-digital converter (TDC) for all-digital frequency-locked loops ispresented. The selected architecture uses a Vernier delay line where the commonlyused D flip-flops are replaced with a single enable transistor in the delay elements.This architecture allows for an area efficient and power efficient implementation. Thetarget application for the TDC is an all-digital frequency-locked loop which is alsooverviewed in the paper. A prototype chip has been implemented in a 65 nm CMOSprocess with an active core area of 75μmˆ120μm. The time resolution is 5.7 ps with apower consumption of 1.85 mW measured at 50 MHz sampling frequency.

    Ort, förlag, år, upplaga, sidor
    Institute of Electrical and Electronics Engineers (IEEE), 2015
    Nationell ämneskategori
    Elektroteknik och elektronik
    Identifikatorer
    urn:nbn:se:liu:diva-112589 (URN)10.1109/ECCTD.2015.7300008 (DOI)000380498200010 ()978-1-4799-9877-7 (ISBN)
    Konferens
    European Conference on Circuit Theory and Design (ECCTD)
    Tillgänglig från: 2014-12-04 Skapad: 2014-12-04 Senast uppdaterad: 2019-01-07Bibliografiskt granskad
    6. Steady-state cycles in digital oscillators
    Öppna denna publikation i ny flik eller fönster >>Steady-state cycles in digital oscillators
    2014 (Engelska)Manuskript (preprint) (Övrigt vetenskapligt)
    Abstract [en]

    Digital recursive oscillators locked in steady-state can be used to generate sinusoids with high spectral purity. The locking occurs when the oscillator returns to a previously visited state and repeats its sequence. In this work we propose a new search algorithm and two new search strategies to find all steady-states for a given oscillator configuration. The improvement in spurious-free dynamic range is between 7 and 40 dB compared to previously reported results. The algorithm is also able to find oscillator sequences for more frequencies than previously reported work. A key part of the method is the reduction of the search space made possible by a proposed extension of existing theory on recursive oscillators. Specific properties of digital oscillators in a steady-state are also discussed. It is shown that the initial states can be used to individually control the phase, amplitude, spectral purity, and also cycle length of the oscillator output.

    Nationell ämneskategori
    Elektroteknik och elektronik
    Identifikatorer
    urn:nbn:se:liu:diva-112590 (URN)
    Tillgänglig från: 2014-12-04 Skapad: 2014-12-04 Senast uppdaterad: 2018-11-08Bibliografiskt granskad
  • 2.
    Andersson, Niklas
    et al.
    Linköpings universitet, Institutionen för systemteknik, Elektroniska Kretsar och System. Linköpings universitet, Tekniska högskolan.
    Vesterbacka, Mark
    Linköpings universitet, Institutionen för systemteknik, Elektroniska Kretsar och System. Linköpings universitet, Tekniska högskolan.
    A Vernier Time-to-Digital Converter With Delay Latch Chain Architecture2014Ingår i: IEEE Transactions on Circuits and Systems - II - Express Briefs, ISSN 1549-7747, E-ISSN 1558-3791, Vol. 61, nr 10, s. 773-777Artikel i tidskrift (Refereegranskat)
    Abstract [en]

    A new Vernier time-to-digital converter (TDC) architecture using a delay line and a chain of delay latches is proposed. The delay latches replace the functionality of one delay chain and the sample register commonly found in Vernier converters, hereby enabling power and hardware efficiency improvements. The delay latches can be implemented using either standard or full custom cells, allowing the architecture to be implemented in field-programmable gate arrays, digital synthesized application-specific integrated circuits, or in full custom design flows. To demonstrate the proposed concept, a 7-bit Vernier TDC has been implemented in a standard 65-nm CMOS process with an active core size of 33 mu m x 120 mu m. The time resolution is 5.7 ps with a power consumption of 1.75 mW measured at a conversion rate of 100 MS/s.

  • 3.
    Andersson, Niklas
    et al.
    Linköpings universitet, Institutionen för systemteknik, Elektroniksystem. Linköpings universitet, Tekniska högskolan.
    Vesterbacka, Mark
    Linköpings universitet, Institutionen för systemteknik, Elektroniksystem. Linköpings universitet, Tekniska högskolan.
    Power-efficient time-to-digital converter for all-digital frequency locked loops2015Ingår i: 2015 EUROPEAN CONFERENCE ON CIRCUIT THEORY AND DESIGN (ECCTD), Institute of Electrical and Electronics Engineers (IEEE), 2015, s. 300-303Konferensbidrag (Refereegranskat)
    Abstract [en]

    An 8-bit time-to-digital converter (TDC) for all-digital frequency-locked loops ispresented. The selected architecture uses a Vernier delay line where the commonlyused D flip-flops are replaced with a single enable transistor in the delay elements.This architecture allows for an area efficient and power efficient implementation. Thetarget application for the TDC is an all-digital frequency-locked loop which is alsooverviewed in the paper. A prototype chip has been implemented in a 65 nm CMOSprocess with an active core area of 75μmˆ120μm. The time resolution is 5.7 ps with apower consumption of 1.85 mW measured at 50 MHz sampling frequency.

  • 4.
    Andersson, Niklas
    et al.
    Linköpings universitet, Institutionen för systemteknik, Elektroniksystem. Linköpings universitet, Tekniska högskolan.
    Vesterbacka, Mark
    Linköpings universitet, Institutionen för systemteknik, Elektroniksystem. Linköpings universitet, Tekniska högskolan.
    Gustafsson, Oskar
    Linköpings universitet, Institutionen för systemteknik, Datorteknik. Linköpings universitet, Tekniska högskolan.
    Wikner, Jacob
    Linköpings universitet, Institutionen för systemteknik, Elektroniksystem. Linköpings universitet, Tekniska högskolan.
    Steady-state cycles in digital oscillators2014Manuskript (preprint) (Övrigt vetenskapligt)
    Abstract [en]

    Digital recursive oscillators locked in steady-state can be used to generate sinusoids with high spectral purity. The locking occurs when the oscillator returns to a previously visited state and repeats its sequence. In this work we propose a new search algorithm and two new search strategies to find all steady-states for a given oscillator configuration. The improvement in spurious-free dynamic range is between 7 and 40 dB compared to previously reported results. The algorithm is also able to find oscillator sequences for more frequencies than previously reported work. A key part of the method is the reduction of the search space made possible by a proposed extension of existing theory on recursive oscillators. Specific properties of digital oscillators in a steady-state are also discussed. It is shown that the initial states can be used to individually control the phase, amplitude, spectral purity, and also cycle length of the oscillator output.

  • 5.
    Andersson, Niklas
    et al.
    Linköpings universitet, Institutionen för systemteknik, Elektroniksystem.
    Vesterbacka, Mark
    Linköpings universitet, Institutionen för systemteknik, Elektroniksystem.
    Wikner, Jacob
    Linköpings universitet, Institutionen för systemteknik, Elektroniksystem.
    Rudberg, Mikael
    Linköpings universitet, Institutionen för systemteknik, Elektroniksystem.
    Improvement of segmented DACs (Swedish pat. 0001917-4)2000Patent (Övrig (populärvetenskap, debatt, mm))
  • 6.
    Andersson, Niklas
    et al.
    Linköpings universitet, Institutionen för systemteknik, Elektroniksystem. Linköpings universitet, Tekniska högskolan.
    Wikner, Jacob
    Linköpings universitet, Institutionen för systemteknik, Elektroniksystem. Linköpings universitet, Tekniska högskolan.
    A comparison of dynamic element matching in DACs1999Ingår i: Proceedings '99 : Oslo, Norway, 8-9 November 1999 / [ed] Trond Sæther, 1999, s. 385-390Konferensbidrag (Övrigt vetenskapligt)
    Abstract [en]

    In the field of dynamic element matching, DEM, techniques, some "new" important theoretical results have been presented during the last decade. However, no comparison between these different DEM techniques (FRDEM, PRDEM, NSDEM) used in wideband digital-to-analog converters, DACs, has been reported. A brief review of different DEM techniques and a comparison between their properties in terms of complexity, etc., are presented in this paper together with simulation results showing the impact of using different DEM techniques.

  • 7.
    Andersson, Niklas
    et al.
    Linköpings universitet, Institutionen för systemteknik, Elektroniksystem. Linköpings universitet, Tekniska högskolan.
    Wikner, Jacob
    Linköpings universitet, Institutionen för systemteknik, Elektroniksystem. Linköpings universitet, Tekniska högskolan.
    A strategy for implementing dynamic element matching in current-steering DACs2000Ingår i: Mixed-Signal Design, 2000. SSMSD. 2000 Southwest Symposium on, IEEE , 2000, s. 51-56Konferensbidrag (Övrigt vetenskapligt)
    Abstract [en]

    Interesting comparisons of dynamic element matching (DEM) techniques, have been presented during the last decade. However, not many chip implementations of these DEM techniques have been presented so far. A brief review of different DEM techniques are presented in this paper together with a strategy for implementing the partial randomization DEM, PRDEM, technique in a 3.3 V supply, 14 bit CMOS current-steering wideband digital-to-analog converter (DAC)

  • 8.
    Andersson, Niklas
    et al.
    Linköpings universitet, Institutionen för systemteknik, Elektroniksystem. Linköpings universitet, Tekniska högskolan.
    Wikner, Jacob
    Linköpings universitet, Institutionen för systemteknik, Elektroniksystem. Linköpings universitet, Tekniska högskolan.
    Comparison of Different Dynamic Element Matching Techniques for Wideband CMOS DACs1999Ingår i: Proceedings of the 17th Norchip Conference, 1999Konferensbidrag (Övrigt vetenskapligt)
    Abstract [en]

    In the field of dynamic element matching, DEM, techniques, some ”new” important theoretical results have been presented during the last decade. However, no comparison between these different DEM techniques (FRDEM, PRDEM, NSDEM) used in wideband digital-to-analog converters, DACs, has been reported. A brief review of different DEM techniques and a comparison between their properties in terms of complexity, etc., are presented in this paper together with simulation results showing the impact of using different DEM techniques.

  • 9.
    Andersson, Ola
    et al.
    Linköpings universitet, Institutionen för systemteknik, Elektroniksystem. Linköpings universitet, Tekniska högskolan.
    Andersson, Niklas
    Linköpings universitet, Institutionen för systemteknik, Elektroniksystem. Linköpings universitet, Tekniska högskolan.
    Wikner, Jacob
    Linköpings universitet, Institutionen för systemteknik, Elektroniksystem. Linköpings universitet, Tekniska högskolan.
    Spectral shaping of DAC nonlinearity errors through modulation of expected errors2001Ingår i: Circuits and Systems, 2001. ISCAS 2001. The 2001 IEEE International Symposium on, IEEE , 2001, Vol. 3, s. 417-420Konferensbidrag (Refereegranskat)
    Abstract [en]

    Traditionally, delta-sigma modulation has been used for shaping of quantization noise. We present a modified version of delta-sigma modulation which also takes into account unwanted nonlinearities by feeding back not only the quantization error, but also the expected physical error. Behavioral-level simulations of a 5th-order structure showing an improvement of up to 4 effective bits are included

  • 10.
    Jalili, Armin
    et al.
    ECE Department, Isfahan University of Technology, Isfahan, Iran.
    Sayedi, S. M.
    ECE Department, Isfahan University of Technology, Isfahan, Iran.
    Wikner, Jacob
    Linköpings universitet, Institutionen för systemteknik, Elektroniksystem. Linköpings universitet, Tekniska högskolan.
    Andersson, Niklas
    Linköpings universitet, Institutionen för systemteknik, Elektroniksystem. Linköpings universitet, Tekniska högskolan.
    Vesterbacka, Mark
    Linköpings universitet, Institutionen för systemteknik, Elektroniksystem. Linköpings universitet, Tekniska högskolan.
    Calibration of sigma-delta analog-to-digital converters based on histogram test methods2010Ingår i: NORCHIP, 2010, IEEE , 2010, s. 1-4Konferensbidrag (Refereegranskat)
    Abstract [en]

    In this paper we present a calibration technique for sigma-delta analog-to-digital converters (ΣΔADC) in which highspeed, low-resolution flash subADCs are used. The calibration technique as such is mainly targeting calibration of the flash subADC, but we also study how the correction depends on where in the ΣΔ modulator the calibration signals are applied. It is shown that the calibration technique can cope with errors that occur in the feedback digital-to-analog converter (DAC) and the input accumulator. Behavioral-level simulation results show an improvement of in effective number of bits (ENOB) from 6.6 to 11.3. Fairly large offset and gain errors have been introduced which illustrates a robust calibration technique.

  • 11.
    Rudberg, Mikael
    et al.
    Linköpings universitet, Institutionen för systemteknik, Elektroniksystem.
    Vesterbacka, Mark
    Linköpings universitet, Institutionen för systemteknik, Elektroniksystem.
    Andersson, Niklas
    Linköpings universitet, Institutionen för systemteknik, Elektroniksystem.
    Wikner, Jacob
    Linköpings universitet, Institutionen för systemteknik, Elektroniksystem.
    Scrambler and a method of scrambling data words, (US pat. 2002027519)2002Patent (Övrig (populärvetenskap, debatt, mm))
  • 12.
    Touqir Pasha, Muhammad
    et al.
    Linköpings universitet, Institutionen för systemteknik. Linköpings universitet, Tekniska högskolan.
    Andersson, Niklas U.
    Linköpings universitet, Institutionen för systemteknik, Elektroniksystem. Linköpings universitet, Tekniska högskolan.
    Vesterbacka, Mark
    Linköpings universitet, Institutionen för systemteknik, Elektroniksystem. Linköpings universitet, Tekniska högskolan.
    Synthesis of time-to-digital convertersManuskript (preprint) (Övrigt vetenskapligt)
    Abstract [en]

    We investigate the synthesis of Vernier delay-line time-to-digital converters (TDCs). A modular approach using a TDC architecture based on multiplexers is proposed. The required circuit components are ordinarystandard cells readily available in most CMOS technologies, which renders the TDC suitable for inter-process portability. To demonstrate the viability of the proposed approach a TDC is synthesized to match the specifications of a custom designed reference TDC, reducing the time for layout from 6 weeks to 2 hours. Both TDCs are designed in a 65 nm CMOS technology and achieve a time resolution in the order of 6 ps and a power consumption of 1.3 mW at a sample rate of 100 MS/s.

1 - 12 av 12
RefereraExporteraLänk till träfflistan
Permanent länk
Referera
Referensformat
  • apa
  • harvard1
  • ieee
  • modern-language-association-8th-edition
  • vancouver
  • oxford
  • Annat format
Fler format
Språk
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Annat språk
Fler språk
Utmatningsformat
  • html
  • text
  • asciidoc
  • rtf